Projektportal
Projektdetails
Arbeitsbereich 1:
Implementierung
+ Erarbeiten von Konzepten zur Realisierung vorgegebener Requirements
+ Dokumentation der Konzepte und der Designentscheidung
+ Anpassung/Erstellung von VHDL-Modulen
+ Integration der Module in vorhandenes FPGA-Design
Arbeitsbereich 2:
VHDL-Simulation
+ Erarbeiten und Dokumentation von Testkonzepten und Testsequenzen
+ Aufsetzen und Anpassen von automatisierten Simulationstests unter Verwendung
von QuestaSim
+ Erweiterung der Tests mit dem Ziel einer 100% Coverrage
Arbeitsbereich 3: Integrationstest auf HW-Plattform
+ Erarbeiten von Testsequenzen
+ Aufsetzen und Anpassen von automatisierten Integrationstest unter Verwendung
eines Python Testframeworks auf einer realen Hardwareplattform (beim AG
vorhanden und remote erreichbar)
+ Bei Bedarf, Erweiterung des Testframeworks (inklusive Testfunktionen auf dem
Test-FPGA der Hardwareplattform)
Must-haves
− FPGA-Entwicklung auf einer Altera FPGA Plattform
− Kenntnisse in der Entwicklungsumgebung Quartus
− Kenntnisse in der Simulationsumgebung QuestaSim/ModelSim inklusive Coverrage Analyse
− Kenntnisse mit Python 3 und bash Scripting zur Automatisierung von Synthese- und Simulationsaufgaben
− Kenntnisse in der Erstellung automatisierter Simulation im VUnit Framework
− Dokumentation in Polarion
Die Benutzung folgender Softwareapplikationen ist für die Erfüllung des Auftrags unerlässlich:
● Altera Quartus DIE
● Questa
● Azure DevOps
● Polarion
● SVN
● pyCharm / python Entwicklungsumgebung
Erforderliche Sprachkenntnisse:
deutsch / englisch
Nice-to-haves
- DevOps
- Erfahrung im medizinischem Umfeld
Der Projekteinsatz findet überwiegend vor Ort in Jena statt.
Es handelt sich hierbei um ein Teilzeitprojekt mit einer geplanten Auslastung von ca. 50 - 60 %